TSMC revela inovações em silício que vão impulsionar a era da IA

A gigante dos semicondutores TSMC apresentou seu mais novo processo de semicondutores, embalagem avançada e tecnologias de CI 3D para impulsionar a próxima geração de inovações de IA no Simpósio de Tecnologia da América do Norte de 2024. TSMC apresentou a tecnologia TSMC A16, com transistores de nanofolhas líderes com solução inovadora de trilho de força traseiro para produção em 2026, trazendo densidade lógica e desempenho aprimorados. A TSMC também apresentou sua tecnologia System-on-Wafer (TSMC-SoW), uma solução inovadora para trazer desempenho revolucionário ao nível do wafer ao atender aos futuros requisitos de IA para Data Centers hiperscaler.

“Estamos entrando em um mundo capacitado por IA, onde a Inteligência Artificial não é executada apenas em Data Centers, mas em PCs, dispositivos móveis, automóveis e até mesmo na Internet das Coisas”, disse C.C. Wei, CEO da TSMC. “Na TSMC, estamos oferecendo aos nossos clientes o conjunto mais abrangente de tecnologias para realizar suas visões de IA, desde o silício mais avançado do mundo, até o mais amplo portfólio de embalagens avançadas e plataformas de CI 3D, até tecnologias especiais que integram o mundo digital com o mundo real”, comentou.

As novas tecnologias apresentadas no simpósio incluem:

TSMC A16: com a tecnologia N3E líder do setor da TSMC agora em produção e o N2 a caminho da produção no segundo semestre de 2025, a TSMC estreou o A16, a próxima tecnologia em seu roteiro. O A16 combinará a arquitetura Super Power Rail da TSMC com seus transistores de nanofolhas para produção planejada em 2026. Ele melhora a densidade lógica e o desempenho dedicando recursos de roteamento frontal aos sinais, tornando o A16 ideal para produtos de HPC com rotas de sinal complexas e redes de fornecimento de energia densas. Em comparação com o processo N2P da TSMC, o A16 fornecerá 8-10% de melhoria de velocidade no mesmo VDd (tensão positiva da fonte de alimentação), redução de energia de 15-20% na mesma velocidade e melhoria de densidade de chips de até 1,10X para produtos de Data Center.

TSMC NanoFlex: a próxima tecnologia N2 da TSMC virá com o TSMC NanoFlex, o próximo avanço da empresa na cootimização de tecnologia de design. O TSMC NanoFlex oferece aos projetistas flexibilidade em células padrão N2, os blocos de construção básicos do design de chips, com células curtas enfatizando a pequena área e maior eficiência energética, e células altas maximizando o desempenho. Os clientes são capazes de otimizar a combinação de células curtas e altas dentro do mesmo bloco de projeto, ajustando seus projetos para alcançar as compensações ideais de potência, desempenho e área para sua aplicação.

Tecnologia N4C: trazendo a tecnologia avançada da TSMC para uma gama mais ampla de aplicações, a TSMC anunciou o N4C, uma extensão da tecnologia N4P com até 8,5% de redução de custos e baixo esforço de adoção, programada para produção em volume em 2025. O N4C oferece regras de projeto e IP de fundação eficientes em termos de área que são totalmente compatíveis com o N4P amplamente adotado, com melhor rendimento da redução do tamanho da matriz, fornecendo uma opção econômica para produtos de nível de valor migrarem para o próximo nó de tecnologia avançada da TSMC.

CoWoS, SoIC e System-on-Wafer (TSMC-SoW): o Chip on Wafer on Substrate (CoWoS) da TSMC tem sido um facilitador fundamental para a revolução da IA, permitindo que os clientes empacotem mais núcleos de processador e pilhas de memória de alta largura de banda (HBM) lado a lado em um interpostor. Ao mesmo tempo, nosso System on Integrated Chips (SoIC) se estabeleceu como a solução líder para empilhamento de chips 3D, e os clientes estão cada vez mais emparelhando CoWoS com SoIC e outros componentes para a integração final do sistema no pacote (SiP).

Com o System-on-Wafer, a TSMC está fornecendo uma nova opção revolucionária para habilitar uma grande variedade de matrizes em um wafer de 300 mm, oferecendo mais poder de computação enquanto ocupa muito menos espaço no Data Center e aumenta o desempenho por watt em ordens de magnitude. A primeira oferta SoW da TSMC, um wafer baseado na tecnologia Integrated Fan-Out (InFO), já está em produção. Uma versão chip-on-wafer aproveitando a tecnologia CoWoS está programada para ficar pronta em 2027, permitindo a integração de SoIC, HBM e outros componentes para criar um poderoso sistema de nível de wafer com poder de computação comparável a um rack de servidor de data center ou até mesmo um servidor inteiro.

Integração com fotônica de silício: a TSMC está desenvolvendo a tecnologia Compact Universal Photonic Engine (COUPE) para suportar o crescimento explosivo na transmissão de dados que vem com o boom da IA. O COUPE usa a tecnologia de empilhamento de chips SoIC-X para empilhar uma matriz elétrica em cima de uma matriz fotônica, oferecendo a menor impedância na interface die-to-die e maior eficiência energética do que os métodos convencionais de empilhamento. A TSMC planeja qualificar o COUPE para plugáveis de fator de forma pequeno em 2025, seguido pela integração na embalagem CoWoS como óptica co-embalada (CPO) em 2026, trazendo conexões ópticas diretamente para o pacote.

Embalagens Automotivas Avançadas: depois de introduzir o processo N3AE “Auto Early” em 2023, a TSMC continua a atender às necessidades de nossos clientes automotivos por maior poder de computação que atenda às demandas de segurança e qualidade da rodovia, integrando silício avançado com embalagens avançadas. A TSMC está desenvolvendo soluções InFO-oS e CoWoS-R para aplicações como sistemas avançados de assistência ao motorista (ADAS), controle de veículos e computadores centrais de veículos, visando a qualificação AEC-Q100 Grade 2 até o quarto trimestre de 2025.