Samsung Electronics anuncia início da produção de chips de 3nm

30A Samsung Electronics, uma das principais fabricantes de semicondutores do mercado, anunciou nesta quinta-feira (30/6) que iniciou a produção de seu nó de processo de 3 nanômetros (nm), que aplica a arquitetura de transistor Gate-All-Around (GAA). Segundo informações, o FET Multi-Bridge-Channel (MBCFET), a tecnologia GAA da Samsung implementada pela primeira vez, desafia as limitações de desempenho do FinFET, melhorando a eficiência de energia, reduzindo o nível de tensão de alimentação, ao mesmo tempo em que aprimora o desempenho, aumentando a capacidade de corrente do inversor.

A Samsung está iniciando a primeira aplicação do transistor nanosheet com chips semicondutores para aplicativos de computação de alto desempenho e baixo consumo de energia e planeja expandir para processadores móveis.

“A Samsung cresceu rapidamente à medida que continuamos a demonstrar liderança na aplicação de tecnologias de última geração à fabricação, como o primeiro gate de metal High-K da indústria de fundição, FinFET, bem como EUV. Buscamos continuar essa liderança com o primeiro processo de 3 nm do mundo com o MBCFET”, enfatizou o Dr. Siyoung Choi, presidente e chefe de Negócios de Fundição da Samsung Electronics. “Continuaremos a inovar ativamente no desenvolvimento de tecnologia competitiva e criaremos processos que ajudem a acelerar o alcance da maturidade da tecnologia”, completou.

A tecnologia proprietária da Samsung utiliza nanosheets com canais mais amplos, que permitem maior desempenho e maior eficiência energética em comparação com as tecnologias GAA que utilizam nanowires com canais mais estreitos. Utilizando a tecnologia GAA de 3 nm, a Samsung poderá ajustar a largura do canal da nanosheet para otimizar o uso de energia e o desempenho para atender às diversas necessidades dos clientes.

Além disso, a flexibilidade de projeto do GAA é altamente vantajosa para a Cootimização de Tecnologia de Projeto (DTCO), que ajuda a aumentar os benefícios de Potência, Desempenho, Área (PPA). Comparado ao processo de 5nm, o processo de 3nm de primeira geração pode reduzir o consumo de energia em até 45%, melhorar o desempenho em 23% e reduzir a área em 16% em comparação com 5nm, enquanto o processo de 3nm de segunda geração reduz o consumo de energia em até para 50%, melhorar o desempenho em 30% e reduzir a área em 35%.

À medida que os nós de tecnologia ficam menores e as necessidades de desempenho do chip aumentam, os projetistas de IC enfrentam desafios de lidar com enormes quantidades de dados para verificar produtos complexos com mais funções e dimensionamento mais restrito. Para atender a essas demandas, a Samsung se esforça para fornecer um ambiente de design mais estável para ajudar a reduzir o tempo necessário para o processo de design, verificação e aprovação, ao mesmo tempo em que aumenta a confiabilidade do produto.

Desde o terceiro trimestre de 2021, a Samsung Electronics fornece infraestrutura de design comprovada por meio de extensa preparação com parceiros Samsung Advanced Foundry Ecosystem (SAFE), incluindo Ansys, Cadence, Siemens e Synopsys, para ajudar os clientes a aperfeiçoar seus produtos em um período de tempo reduzido.

“Juntas, Ansys e Samsung continuam a fornecer tecnologia capacitadora para os designs mais avançados, agora em 3nm com tecnologia GAA. A fidelidade de aprovação de nossa plataforma de simulação multifísica da Ansys é uma prova de nossa parceria contínua com a Samsung Foundry na vanguarda. A ANsys continua comprometida em oferecer a melhor experiência de design para nossos clientes avançados mútuos”, disse John Lee, vice-presidente e gerente-geral da Unidade de Negócios de Eletrônicos, Semicondutores e Óptica da Ansys.

Serviço
www.samsung.com