book_icon

Consórcio promove ecossistema aberto para design baseado em chiplet

A Intel, juntamente com outros gigantes do setor, se juntaram para promover um padrão de interconexão die-to-die chamado Universal Chiplet Interconnect Express

Consórcio promove ecossistema aberto para design baseado em chiplet

A Intel e demais líderes da indústria, como a Advanced Semiconductor Engineering (ASE), AMD, Arm, Google Cloud, Meta, Microsoft, Qualcomm, Samsung e Taiwan Semiconductor Manufacturing, anunciaram a criação de um consórcio para promover um padrão de interconexão die-to-die chamado Universal Chiplet Interconnect Express (UCIe). Com base em seu trabalho no Advanced Interface Bus (AIB), a Intel desenvolveu o padrão UCIe e o doou ao grupo de membros fundadores como uma especificação aberta que define a interconexão entre chiplets dentro de um pacote, permitindo um ecossistema de chiplet aberto e interconexão onipresente no nível do pacote.

O sucesso deste futuro no design de semicondutores depende da existência de padrões abertos para permitir a interoperabilidade em toda a cadeia de suprimentos de semicondutores

“Integrar vários chiplets em um pacote para oferecer inovação de produtos em todos os segmentos de mercado é o futuro da indústria de semicondutores e um pilar da estratégia IDM 2.0 da Intel”, disse Sandra Rivera, vice-presidente executiva e gerente-geral do Datacenter and Artificial Intelligence Group da Intel. “Crítico para este futuro é um ecossistema de chiplet aberto com os principais parceiros do setor trabalhando juntos sob o Consórcio UCIe em direção a um objetivo comum de transformar a maneira como o setor fornece novos produtos e continua a cumprir a promessa da Lei de Moore”, completou.

As empresas fundadoras, representando uma ampla gama de conhecimentos do setor em provedores de serviços em Nuvem, fundições, OEMs de sistemas, provedores de IP de silício e designers de chips, estão finalizando a incorporação como um órgão de padrões abertos. Após a incorporação da nova organização da indústria UCIe este ano, as empresas membros começarão a trabalhar na próxima geração da tecnologia UCIe, incluindo a definição do fator de forma do chiplet, gerenciamento, segurança aprimorada e outros protocolos essenciais.

O ecossistema de chiplet criado pela UCIe é um passo crítico na criação de padrões unificados para chiplets interoperáveis, que finalmente permitirão a próxima geração de inovações tecnológicas.

“Para satisfazer a demanda cada vez maior por mais poder de computação, a Intel e muitos de nossos colegas da indústria de semicondutores chegaram à mesma conclusão: o futuro da inovação de chips está na mudança para projetos modulares baseados em blocos de construção ‘chiplet’, essencialmente movendo de arquiteturas de chip system-on-chip (SoC) a System-on-Package (SoP)”, explicou Kurt Lender, estrategista do IO Technology Solution Team da Intel. “A crescente adoção do design de semicondutores modulares pelo setor nos leva ao domínio do SoP, dando aos arquitetos uma flexibilidade incrível para misturar e combinar as melhores tecnologias de IP e de processo para qualquer produto. A Intel fornece designs baseados em chiplet desde 2016 com FPGAs Intel Stratix10. O design modular também é um componente-chave de nossa estratégia IDM 2.0, pois usamos recursos de fundição internos e externos para construir nossos produtos enquanto oferecemos nossos serviços de fundição para a indústria. Ainda este ano, nossos clientes verão nossos processadores baseados em blocos de próxima geração nos SoCs Sapphire Rapids e Ponte Vecchio. O sucesso deste futuro no design de semicondutores depende da existência de padrões abertos para permitir a interoperabilidade em toda a cadeia de suprimentos de semicondutores”, explicou o executivo.

Segundo Lender, em sua expressão mais completa, arquiteturas baseadas em chiplet permitem que os projetistas reúnam IP de projeto e tecnologias de processo de vários fornecedores. Mas esse nível de modularidade e liberdade de design só funcionará se os designers estiverem trabalhando com hardware padronizado e interoperável. “Vimos essa abordagem funcionar repetidamente com especificações do setor agora familiares, incluindo PCIe, CXL e USB. A melhor maneira de obter hardware padronizado em vários fornecedores é definir uma única especificação aberta que todos possam projetar”, concluiu.

Serviço
www.uciexpress.org

As opiniões dos artigos/colunistas aqui publicados refletem exclusivamente a posição de seu autor, não caracterizando endosso, recomendação ou favorecimento por parte da Infor Channel ou qualquer outros envolvidos na publicação. Todos os direitos reservados. É proibida qualquer forma de reutilização, distribuição, reprodução ou publicação parcial ou total deste conteúdo sem prévia autorização da Infor Channel.
Revista Digital

Agenda & Eventos

Cadastre seu Evento